Вопрос по джиттеру в PLL, нужно промоделировать его влияние, PLL будет внутри ASIC Опции

[Dragon-fly]

Всем доброго времени суток.

Имею вопрос по правильному пониманию характеристик джиттера в PLL. Интересуют PLL в виде IP для интеграции в микруху, но, полагаю, что можно и на примере отдельных готовых микросхем рассуждать.

Итак, в даташитах от производителей указываются (либо не указываются) различные виды джиттеров, измеряемые в долях такта (например, peak to peak или cycle to cycle), а также в абсолютном времени (например, 100 psec).

Мне нужно промоделировать такую PLL. По реализации модели, если понятно поведение симулируемого объекта, вопросов не имею. Вопрос именно по пониманию параметров. Ведь есть ещё фильтр, который по идее и определяет долговременный джиттер. Но он в ДШ на интегрируемые PLL не охарактеризован. А абсолютные единицы джиттера - они считаются в предположении о некой тактовой частоте?

Кто бы пояснил эту кухню.

То есть какие эффекты надо заложить в модель дрожания такта? По каким правилам двигать такт туда-сюда и на сколько?

[krux]

что в ваших терминах значит "долговременный джиттер"?
не путаете ли вы jitter и wander?

Если подходить с точки зрения готовых микросхем, то вы делаете несколько (2-3-4) измерений Phase Noise Plot на частотах, которые наиболее интересны при использовании м/сх и вобщем-то, после этого уже знаете всё что необходимо о качестве PLL.
Остальные характеристики из даташита скажут меньше, поскольку они являются производными от этих графиков.
По сути, быстродействие примененных элементов и частоты среза фильтров зададут вам полюсы и нули этих графиков.

С моей абсолютно некомпетентной в области разработки аналоговых м/сх точки зрения, наибольшее влияние будет оказывать PVT и их последствия.

[Dragon-fly]

По ссылке http://rghost.ru/65nnBMCFY - даташит одной такой PLL.

Там есть Period Jitter (pk-pk), Cycle-to-Cycle Jitter (max), TIE Jitter (pk-pk), Long-term Jitter (pk-pk)

в конце дока даны их определения.

И всё бы ничего, но даже этого набора характеристик явно недостаточно для модели. Планирую написать производителю вопросы, но прежде решил проконсультироваться на форуме. Вдруг там всё просто как дважды два.

Точнее, там вроде как действительно просто, но недостаточно для однозначного или хотя бы примерного понимания картины в целом. Даны лищь частные случаи, причём характеристика "long-term", как мне кажется, недоопределена.

Обмерить девайс спектроанализатором возможности не имею. Анализаторов навалом. Девайса нет..



ps
А что есть "PVT"?

Сообщение отредактировал Dragon-fly - Apr 28 2016, 17:34

[krux]

я бы на вашем месте просил с них как раз Phase Noise Plot на интересных вам частотах.
дело в том, что они свои PLL характеризовали в железе, т.е. у них на руках есть все образцы, которые они могут в любой момент обмерить. Если не поленятся - сделают как надо вам. Если поленятся - пришлют на тех частотах, на которых уже измеряли, близких к вашим.

Другое дело, если эта PLL позиционируется не как аналоговая, а как цифровая.
Тогда там не то что на Phase Noise Plot, а вообще мало на что смотрят. Главным при этом у них становится параметр Cycle-to-Cycle Jitter, который напрямую влияет на Setup&Hold time, который напрямую влияет на сходимость тактового дерева в цифровых м/сх.


PVT - Process-Voltage-Temperature