Развели печатную плату с Циклон 5 (Альтера). Кварц 50МГц подключили к "обычной" ноге (на картинке AB10). В проекте решили заиметь более высокую частоту с помощью pll. При подкючении входа pll к этой ноге квартус на этапе фиттеровщика выдает сообщение об ошибке:
Код
Error (175001): Could not place fractional PLL
Info (175028): The fractional PLL name: PLL:inst12|PLL_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Error (177020): The PLL reference clock was not placed in a dedicated input pin that can reach the fractional PLL
Info (175026): Source: pin clk50MHZ
Info (175015): The I/O pad is constrained to the location PIN_AB10 due to: User Location Constraints (PIN_AB10)
Info (175029): 8 locations affected
Info (175029): FRACTIONALPLL_X0_Y1_N0
Info (175029): FRACTIONALPLL_X0_Y22_N0
Info (175029): FRACTIONALPLL_X0_Y39_N0
Info (175029): FRACTIONALPLL_X0_Y64_N0
Info (175029): FRACTIONALPLL_X0_Y81_N0
Info (175029): FRACTIONALPLL_X0_Y108_N0
Info (175029): FRACTIONALPLL_X121_Y1_N0
Info (175029): FRACTIONALPLL_X121_Y108_N0
Error (12289): An error occurred while applying the periphery constraints. Review the offending constraints and rerun the Fitter.
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:18
Error (11802): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 4 errors, 3 warnings
Error: Peak virtual memory: 1239 megabytes
Error: Processing ended: Mon Feb 10 23:14:46 2014
Error: Elapsed time: 00:00:32
Error: Total CPU time (on all processors): 00:00:31
Error (293001): Quartus II Full Compilation was unsuccessful. 6 errors, 23 warnings
Ребята нашли выход: сверлят плату с обратной стороны, в районе нужного шарика (нога E10), подпаиваются проводком. Несколько плат удалось так апгрейдить, а несколько удалось убить.
Неужто программно ничего нельзя сделать?
Можно подцепить вход pll на обычную ногу?
Feb 10 2014, 17:22
