Cyclone III slew rate и тип логики, на что действительно влияет эта настройка.. Опции

[vognev]

Добрый день!
С коллегами возникла дискуссия по поводу ассигментов портов.
Дело вот в чем, на плате стоит третий циклон и управляет кучкой драйверов через SPI.
Провода довольно длинные и на фронтах появляется звон.
К сожалению в режиме LVCMOS и LVTTL 3.3В уменьшить скорость фронтах нельзя, как и написано в доках, а при более низких напряжениях можно.
Если поставить LVCMOS 2.5 и slew rate = 0, то все выглядит прекрасно, резисторы не нужны.
Но остается вопрос насколько корректно так оставлять? Я имею ввиду запитывать банки выходов 3.3В, а квартусу дурить голову что там 2.5?
В случае если мы работаем только с выходами, на что влияет эта настройка? физически?