Генерация IP_Core с прерываниями из Матлаб для Xilinx Опции

[Galeaf]

Здравствуйте

В Матлабе создана модель обработки данных с АЦП. Стоит задача создать по ней IP_Core для MicroBlaze (no-os). Проект реализуется на Virtex 6 от Xilinx.

Так как IP_Core тактируется от внешних клоков и содержит CIC дециматор и демодулятор, в результате чего, данные с ядра выходят на низкой скорости.
Хотел забирать данные с него (используя AXI4-lite) по прерываниям, но не нашел способа в матлабе создать ядро с данным выходом.

Кто сталкивался с подобной проблемой, прошу помочь.