Здравствуйте.
Иерархический проект. Есть лист с процессором у которого SPI1, SPI2 ... SPIn с цепями SPI1_MISO, SPI1MOSI и т.д. Есть листы с подчиненными устройствами, у которых просто MOSI,MISO,SCK,CS и все это объединяется на главном листе через через Harness. и выдается куча предупреждений о множественном именовании цепей. Опции пробовал уже по всякому.
Заглянул в проект, который идет примером к Altium (Connected Cube) - там все проще, на такие Signal Harness поставлена опция запрета предупреждения.
А вот как правильно? Т.е. схемы со своими внутренними именами цепей, которые могли рисоваться вообще разными людьми в разных местах, объединяются в проект через основной лист и все компилируется без ошибок (и без их подавления) - это реально?
Спасибо.
|