Использование PLL вместе с LVDS-приемником в Quartus Опции

[Alexander_]

Мне необходимо сделать LVDS-receiver (вход 400 МГц, на выходе 8 бит данных и 50 МГц clock) и получить частоты 75 и 50 МГц. Итак, есть два входа LVDS_D и LVDS_CLK и два выхода clk50 и clk75 (ну и LVDS_DOUT[7:0]).

Делаю двумя способами:

1. С LVDS выхода rx_outclock снимаю частоту clk50 и завожу на PLL, который вырабатывает частоту clk75.
Quartus выдает ошибку:
Error: Can't place fast PLL "MyPLL:inst85|altpll:altpll_component|pll" in PLL location PLL_1 because location does not accept a non-I/O input clock "LVDS_receive_1:inst1|altlvds_rx:altlvds_rx_component|lvds_rx_bmc1:auto_gene
rated|lvds_rx_pll"

2. Беру входную частоту LVDS_CLK, завожу на PLL и получаю clk50 и clk75.
Quartus выдает ошибку:
Error: Input pin "LVDS_CLK" feeds inclk ports of PLL "MyPLL:inst85|altpll:altpll_component|pll" and other PLLs -- the input pin cannot feed inclk ports of more than 1 PLL

Как же получить два клока?

[Alexander_]

Кристалл Cyclone 3. Так что External PLL для LVDS-receiver в режиме “PLL in LVDS mode” сделать не получается, т.к. это работает только для PLL type = Fast PLL. Как же от одного LVDS получить приемник и частоты? Помогите, плиз.

[Alexander_]

Пока нашлось только одно решение: вывести наружу тактовый сигнал и завести обратно.
Неужели нет нормального решения?
Поставим вопрос по-другому: есть один тактовый сигнал, как его использовать для нескольких PLL (не выводя наружу)?