Имеется плата Terasic DE2-115. Пробую выполнить пример из tutorial "Using the SDRAM Memory on Altera’s DE2-115
Board with Verilog Design". Этот tutorial нашел на диске, который был в комплекте с платой. Собираю проект в Qsys согласно tutorial. Когда все уже вроде настроил - вылезает Warning:
Warning: System.nios2_qsys_0: The address range of the slaves connected to the Nios II instruction masters exceeds 28 bits. Attempts to call functions across 28-bit boundaries is not supported by GCC and will result in linker errors.
Сам проект выглядит так:
В чем ошибка? Как исправить?
Сам tutorial тут:
tut_sdram_verilog.pdf ( 687.73 килобайт )
Кол-во скачиваний: 346
Сообщение отредактировал LAS9891 - Feb 15 2017, 10:00
Warning в Qsys, Using the SDRAM Memory on Altera’s DE2-115
Feb 15 2017, 09:58
