Синрхронизация двух Zynq Опции

[ConstHw]

Всем привет

Есть комплект ZC706+ плата ЦАП/АЦП . Таких комплектов два.
На каждом на процессоре запущено приложение, работающее поверх, LWIP, через который происходит управление - загрузка/чтение чтение данных из памяти, запуск DMA контроллеров для DAC/ADC.
Синхронизацию радиочасти сейчас опустим, как завести обший клок на FPGA тоже понятно.

Надо, чтобы обе платы запускали свои DMA транзакции (а значит и вещание в эфир) строго одновременно.
Как я сейчас это вижу
1) В обе платы по сети загружаются данные.
2) Плата А переводится в режим slave и процессор ждет прерывания
3) Плата B в режиме мастер, получает по сети коману "давай" и посылает прерывание наружу, ждет N тактов и запускает свой DMA контроллер
4) Плата А получает прерывание и тоже запускает свой DMA
5) Profit!

Соединить платы между собой можно через SMA разъем, на него у платы А можно вывести один из портов прерывания.
А вот как быть с платой B?
Как сформировать сигнал запуска с минимальной задержкой? Вытащить процесс синхронизации блоков между собой в RTL часть?
Или все не так и есть другие способы решения?

Спасибо