реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Ассиметричный прием и передача в микросхемах TLK1221, TLK2711
LVDSmy
сообщение Mar 22 2017, 12:52
Сообщение #1





Группа: Новичок
Сообщений: 3
Регистрация: 22-03-17
Пользователь №: 95 961



Доброго времени суток!
У меня возник такой вопрос, могут ли SerDes микросхемы TLK1221, TLK2711 работать в ассиметричном режиме т.е. допустим передача осуществляется на скорости 100 Мбит/с, а прием на скорости 60 Мбит/с? И еще один глупый вопрос, если я буду использовать микросхему только в качестве приемника, мне все равно нужно подавать тактирующий сигнал?
Go to the top of the page
 
+Quote Post
Dr.Alex
сообщение Mar 22 2017, 16:42
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 386
Регистрация: 5-04-05
Из: моська, RF
Пользователь №: 3 863



Цитата(LVDSmy @ Mar 22 2017, 15:52) *
Доброго времени суток!

Здарово!

Цитата(LVDSmy @ Mar 22 2017, 15:52) *
работать в ассиметричном режиме

Ну разве что в очень-очень ассссссиметричном :-)))))
Go to the top of the page
 
+Quote Post
LVDSmy
сообщение Mar 23 2017, 08:15
Сообщение #3





Группа: Новичок
Сообщений: 3
Регистрация: 22-03-17
Пользователь №: 95 961



Грамматические ошибки безусловно уморительны, но кто-нибудь знает что-то касающееся моего вопроса?
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Mar 23 2017, 08:55
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 214
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!
Цитата(LVDSmy @ Mar 23 2017, 11:15) *
..., но кто-нибудь знает что-то касающееся моего вопроса?

Насколько помню
1) Нет. Скорость должна быть одинакова в пределах +- 50-100 ppm.

2) Да. Ref клок должен быть всегда - на него завязана внутрення PLL и восстановление частоты приема.

Удачи! Rob.
Go to the top of the page
 
+Quote Post
LVDSmy
сообщение Mar 23 2017, 09:54
Сообщение #5





Группа: Новичок
Сообщений: 3
Регистрация: 22-03-17
Пользователь №: 95 961



Цитата(RobFPGA @ Mar 23 2017, 11:55) *
Приветствую!

Насколько помню
1) Нет. Скорость должна быть одинакова в пределах +- 50-100 ppm.

2) Да. Ref клок должен быть всегда - на него завязана внутрення PLL и восстановление частоты приема.

Удачи! Rob.

Спасибо большое.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 15th June 2025 - 23:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01397 секунд с 7
ELECTRONIX ©2004-2016