Quartus & SignalTap, Вывод сигналов в signaltap без объявления их выходными портами Опции

[nice_vladi]

Вопрос такой: можно ли каким-то образом вытащить в отладку сигналы модулей, не объявляя их выходными портами?

Директивы keep synthesis и noprune не помогают - сигналы в signaltap не отображаются.

Сейчас, для того, что бы посмотреть, допустим, какой-то счетчик в своем модуле я объявляю этот регистр как выходной, описываю порт. Затем тяну его в signaltap. Но это как-то некрасиво и неудобно.

Quartus 13-16, Verilog.