Данные от endpoint PCIe Опции

[Zigor]

Добрый день!

Вопрос скорее про сам PCIe, но тем не менее)

Запустил обмен данными по PCIe, имеется RC на Сyclone V GX и EP на Cyclone V GT.
Перетащил драйвера линукса под голый NoisII, подшлифовал, система енумеруется, настраиваю устройства в EP. Nios в RC отсылает данные через порт TxS, EP ловит их BAR0.

Хочу чтобы EP отсылал данные в RC самостятельно, без запросов. Для этого включаю соответствующий бит в COMMAND_REGISTER чтобы EP работал как мастер, разрешаю обращения к памяти.

1. При подключенное EP напрямую к RC данные пересылаются без проблем, корка в EP засовывает их в порт TxS, в RC получаю их с порта RxM.

2. Если подключаю EP через плату свича на XIO3130, при условии что порты XIO3130 настраиваю (командный регистр, номера шин, диапазоны адресов всего 6 параметров),
то могу так же обращаться к IP ядрам в EP устанавливать и читать параметры по адресам, но данные которые шлет EP - до RC уже не доходят.

Порты в RC и в XIO3130 настраиваю одинаково, диапазон адресов, биты в коммандном регистре.

Спасибо!