DDR3 - можно ли оживить? Опции

[kons]

Имеется плата с DDR3 (проц от TI семейства SITARA, DDR - 2 шт 256Mx16 от Micron, версия на 1866 МГц, реальная удвоенная целевая частота 1600 МГц). Память разведена по последовательной (не T-образной) топологии БЕЗ ТЕРМИНАТОРОВ. Вообще нет, даже на CLK.
Аргументы разработчика - автор прототипа данной платы (другой человек) все так делает, и как-то работает. Конечно, разработчик озадачен и уже делает следующую версию как надо. Но "на пока" очень хочется запустить и эту плату.
Сделал:
- Поставил тайминги в соответствии с даташитом на память.
- Поиграл временами нарастания сигналов (контроллер в проце позволяет). Оптимальный вариант - для CLK максимально короткие,
для адреса/управления - несколько сглаженные.
- Нагрузил CLK (не как положено, а дифференциально одним резистором 75 Ом).
В итоге при оптимальных настройках наблюдается следующее:
- При некоторых тактовых частотах (400 МГц) контроллер DDR вообще завешивает проц. На 700 МГц вроде не завешивает.
- Младший байт старшей микросхемы (по разводке - последняя от проца) читается нечетко.
- Последние 2 32-битных слова каждого 8-словного пакета не читаются в обоих половинках (а может, и не пишутся - хз).
- А в остальном все OK
Вопросы:
- Насколько вообще реально завести DDR3 с такой разводкой?
- Может, кто-то сталкивался с аналогичными глюками?
Заранее благодарен всем ответившим.