реклама на сайте
подробности

 
 
> Cyclone V SoC / soc_system.dts добавление ip блока, Правильно ли я его добавил?
chirik
сообщение Nov 15 2017, 10:51
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 129
Регистрация: 29-10-09
Из: Карелии
Пользователь №: 53 301



Всем привет!

Взял за основу пример для платы DE10_Standard -> DE10_Standard_GHRD (quartus, qsys, soc_system.dts)
1) Добавил блок Frame Buffer II (и соответственно тестовую таблицу и вывод видео)
2) Добавил в hps еще один интерфейс f2h_sdram1
Прикрепленный файл  soc_system.rar ( 8.5 килобайт ) Кол-во скачиваний: 26


Внес изменения в soc_system.dts но в нем есть места в которых я не уверен.
мой DE10_GHRD_vip_soc_system.dts: Прикрепленный файл  DE10_GHRD_vip_soc_system.txt ( 47.69 килобайт ) Кол-во скачиваний: 144

Описание в нем Frame Buffer II https://github.com/terasic/linux-socfpga/bl...eo/altvipfb.txt
Цитата
alt_vip_vfr_0: vip@0x100010000 {
compatible = "altr,vip-frame-reader-1.0";
reg = <0x00000001 0x00010000 0x00000080>;
max-width = <640>;
max-height = <480>;
bits-per-color = <8>;
mem-word-width = <128>;
};

В нем почему то не строчки с клоком clocks = <&clk_0>; как в других блоках, так и должно быть?

По ангиологии поправил описание моста
Цитата
hps_0_bridges: bridge@0xc0000000 {
compatible = "altr,bridge-16.1", "simple-bus";
reg = <0xc0000000 0x20000000>,
<0xff200000 0x00200000>;
reg-names = "axi_h2f", "axi_h2f_lw";
clocks = <&clk_0 &clk_0 &clk_0 &clk_0>;
clock-names = "h2f_axi_clock", "h2f_lw_axi_clock", "f2h_sdram0_clock", "f2h_sdram1_clock";
#address-cells = <2>;
#size-cells = <1>;
ranges = <0x00000001 0x00020000 0xff220000 0x00000008>,
<0x00000001 0x00030000 0xff230000 0x00000100>,
<0x00000001 0x00001000 0xff201000 0x00000008>,
<0x00000001 0x00005000 0xff205000 0x00000010>,
<0x00000001 0x00004000 0xff204000 0x00000010>,
<0x00000001 0x00003000 0xff203000 0x00000010>;
<0x00000001 0x00010000 0xff210000 0x00000080>;

Здесь жирным цветом, то что я добавил правильно ли?

И в описании клоков clocks
Цитата
hps_0_f2s_sdram_ref_clk: hps_0_f2s_sdram_ref_clk {
compatible = "fixed-clock";
#clock-cells = <0>;
clock-frequency = <0>; /* 0.00 Hz */
clock-output-names = "hps_0_f2s_sdram_ref_clk-clk";
}; //end hps_0_f2s_sdram_ref_clk (hps_0_f2s_sdram_ref_clk)

этот клок не задан, не совсем понял, что это за клок и нужен ли он мне?

Сообщение отредактировал chirik - Nov 15 2017, 11:40
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th June 2025 - 23:20
Рейтинг@Mail.ru


Страница сгенерированна за 0.01368 секунд с 7
ELECTRONIX ©2004-2016