реклама на сайте
подробности

 
 
> adc_spi_init, нужна помощь в написании модуля
andreichk
сообщение Mar 24 2018, 21:44
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 507
Регистрация: 15-04-06
Из: Германия
Пользователь №: 16 143



Привет народ, кто может помочь дописать модуль на верилоге для инициализации ADC4245 по заданному описанию?

Цитата
HIGH PERF MODE
echo -en "\x03\x00" > $SPI_DEV
# LVDS CMOS
#echo -en "\x41\x00" > $SPI_DEV
# EN DIGITAL
echo -en "\x42\x08" > $SPI_DEV
# LVDS STRENG
#echo -en "\x45\x00" > $SPI_DEV
# HIGH FREQ MODE CH B
#echo -en "\x4A\x00" > $SPI_DEV
# HIGH FREQ MODE CH A
#echo -en "\x58\x00" > $SPI_DEV

# CH A/B TEST PATTERNS
echo -en "\x25\x04" > $SPI_DEV
echo -en "\x2B\x04" > $SPI_DEV
# Start calibration
devmem 0x43C20044 32 0x00000100
sleep 2
ADC_DONE_STATUS=$((`devmem 0x43C20010` & 0x00000003))
if [[ $ADC_DONE_STATUS -eq 3 ]]
then
echo -ne $yellow
echo "Calibration Done"
echo -ne $normal
else
echo -ne $lightred
echo "Calibration Failed"
echo -ne $normal
fi
# Stop calibration
devmem 0x43C20044 32 0x00000000
# CH A/B Normal mode
echo -en "\x25\xC0" > $SPI_DEV
echo -en "\x2B\x00" > $SPI_DEV


предполагаю, что начало должно выглядеть так:

Код
`timescale 1ms / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Module Name: adc_spi  настройка ацп по спи
//////////////////////////////////////////////////////////////////////////////////
module adc_spi_init(
  // Clock
  input wire clock,
  input wire init_en,
  // ADC Out
  output  reg adc_sload,
  output wire adc_sclk,
  output  reg adc_sdata
);

reg [7:0]HIGH_PERF_MODE = 8'h03 & 8'h00;      // HIGH_PERF_MODE
reg [7:0]LVDS_CMOS = 8'h41 & 8'h00;           // LVDS_CMOS

reg [7:0]EN_DIGITAL = 8'h42 & 8'h08;          // EN_DIGITAL
reg [7:0]LVDS_STRENG = 8'h45 & 8'h00;         // LVDS_STRENG

reg [7:0]HIGH_FREQ_MODE_CH_B = 8'h4A & 8'h00; // HIGH_FREQ_MODE_CH_B
reg [7:0]HIGH_FREQ_MODE_CH_A = 8'h58 & 8'h00; // HIGH_FREQ_MODE_CH_A

reg [7:0]CH_A_TEST_PATTERNS = 8'h25 & 8'h04;  // CH_A_TEST_PATTERNS
reg [7:0]CH_B_TEST_PATTERNS = 8'h2B & 8'h04;  // CH_B_TEST_PATTERNS

always @ ( posedge clock )

  begin
..........................................

end

endmodule


Приветствуется любая помощь. Заранее спасибо...


--------------------
Go to the top of the page
 
+Quote Post

Сообщений в этой теме


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 13:47
Рейтинг@Mail.ru


Страница сгенерированна за 0.01364 секунд с 7
ELECTRONIX ©2004-2016