RESET, Сброс в Xilinx Опции

[deast]

Имеем FPGA Virtex2. Проект достаточно большой и умещается уже с трудом в кристалл. Если не ошибаюсь, то там предусмотрены специальные цепи для сброса(по аналогии с клоковыми цепями). Подскажите как на эту цепь вывести Reset? Да, и еще вопрос. Относительно логики работы все равно, будет сброс синхронным или асинхронным. Поэтому как лучше сделать? Предполагается, что не бывает ситуаций, когда отсутствует синхросигнал...