========= Предварительная информация для понимания сути =========
Мультиплексированный отладочный канал
http://www.caxapa.ru/echo/arm.html?id=65805Дальнейшее развитие идей по Embedded TDD (test driven development). Самый экономичный вариант по памяти и процу.
http://www.caxapa.ru/echo/arm.html?id=65892http://electronix.ru/forum/index.php?showtopic=20099Embedded TDD (Test Driven Development): отладка реентерабельных модулей
http://www.caxapa.ru/echo/arm.html?id=66116http://electronix.ru/forum/index.php?showtopic=20148Dream Platform: "$8, которые изменили мир"
http://www.caxapa.ru/echo/arm.html?id=65085http://electronix.ru/forum/index.php?showtopic=19858Dream Platform II: недостающая часть мозаики (с картинками)
http://www.caxapa.ru/echo/arm.html?id=65177http://electronix.ru/forum/index.php?showtopic=19870Дополнение про Dream Platform II
http://www.caxapa.ru/echo/arm.html?id=65704http://electronix.ru/forum/index.php?s=&am...st&p=146180========= Суть =========
Нужен процессор для управления ПЛИС. У ПЛИС каждая нога "на все золота" -> нужен проц с мультиплексированной шиной.
Особых требований к процу нет, но по внешней шине он должен давать 4 мбайт/сек в пике.
ATmega8518, 162 - хорошо, но при 3В только 8 Мгц, 4 такта на транзакцию по внешней шине - маловато. Да и ресурсов на кристалле мало.
STR7 - стремное семейство, не охота связываться. Да и цена не очень.
STR9 - слишком мощный для задачи, цена не подходит.
http://www.cyantechnology.com/ - стремно: нечто новое, непонятное. Цена совсем не правильная.
51 от SiLabs. Все замечательно, но переходить после AVR и ARM на 51 - это как-то неправильно. С другой стороны, все будет на С, ну а подзабытые архитектурные особенности 51 я за пару часов вспомню при необходимости. Ethernet контроллеры CP210x тоже будут очень к месту.
По быстродействию на реальных задачах у них все вроде бы неплохо:
"Членомер" производительности микроконтроллеров
http://www.telesys.ru/wwwboards/mcontrol/1...es/104416.shtmlhttp://www.caxapa.ru/mcu/wwwboard.html?id=35158http://electronix.ru/forum/index.php?showtopic=6279&hl=+
http://benchmarks.caxapa.ru/Вопросы:
1. Какую максимальную скорость обращений к внешней памяти удавалось получить при работе по внешней шине? Можно при 100 Мгц тактовой добиться: 1 транзакция/4 такта с ПЛИС (4 нс задержки)?
2. Общие впечатления от семейства - глючность, и пр.?
3. Кто-нибудь стандартые тесты типа DhryStones пробовал пускать? Скорость?
51 от SiLabs, насколько они перспективны?
Aug 27 2006, 17:57
