реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> fmax в Quartus, Сравнение двух решений
Funt
сообщение Aug 22 2006, 07:23
Сообщение #1


Участник
*

Группа: Свой
Сообщений: 34
Регистрация: 21-11-05
Пользователь №: 11 173



Есть два проекта аналогичных по выполняемым функциям, но разных по структуре.
Как определеить какой из них более эффективный, например по быстродействию, по количеству элементов и др...
С элементаи вроде все просто, смотрим сколько занимает LE или ALUT'ов.
А по быстродействию как?
1) Достаточно ли прокомпилировать проект и посмотреть internal fmax, у кого она больше тот и быстрее?
2) Влияет ли уровень заполнености ПЛИС? (Т.е. будет ли микросхема, в которой задействованы 90% логических элементов быстрее микросхемы из той же серии, но с большым кол. элементов и заполненостью 40%)
3) Являются ли ПЛИС из одной линейки (например Cyclone 2) сравнимыми? (Т.е. могу ли я сравнивать две схемы в разных ПЛИСах одной линейки)?
4) Можно ли проводить сравнение основываясь только на функциональном моделировании без временного?
Go to the top of the page
 
+Quote Post
dxp
сообщение Aug 22 2006, 07:51
Сообщение #2


Adept
******

Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343



Цитата(Funt @ Aug 22 2006, 14:23) *
Есть два проекта аналогичных по выполняемым функциям, но разных по структуре.
Как определеить какой из них более эффективный, например по быстродействию, по количеству элементов и др...
С элементаи вроде все просто, смотрим сколько занимает LE или ALUT'ов.
А по быстродействию как?
1) Достаточно ли прокомпилировать проект и посмотреть internal fmax, у кого она больше тот и быстрее?

В общем, да, если проект синхронный, то как правило Timing Analyser дает объективную картину. Есть редкие исключения - например, prescaled counter, когда анализатор не учитывает логику работы этого устройства и считает быстродействие по длинам путей.

Цитата(Funt @ Aug 22 2006, 14:23) *
2) Влияет ли уровень заполнености ПЛИС? (Т.е. будет ли микросхема, в которой задействованы 90% логических элементов быстрее микросхемы из той же серии, но с большым кол. элементов и заполненостью 40%)

Влияет. Чем более пустая ПЛИС, тем она быстрее - это логично, т.к. чем меньше занято ресурсов, тем больше свобода для выбора при размещении логики и больше путей для трассировки - можно выбрать более скоростные. Но тут зависимость очень нелинейная и сложная, очень зависит от конкретной FPGA и конкретного проекта - экспериментально надо смотреть.

Цитата(Funt @ Aug 22 2006, 14:23) *
3) Являются ли ПЛИС из одной линейки (например Cyclone 2) сравнимыми? (Т.е. могу ли я сравнивать две схемы в разных ПЛИСах одной линейки)?

Да, только надо и одинаковый спидгрейд брать.

Цитата(Funt @ Aug 22 2006, 14:23) *
4) Можно ли проводить сравнение основываясь только на функциональном моделировании без временного?

Нет, функциональное - оно функциональность моделирует. А быстродействие всегда к временам привязано, т.ч. без времянок тут скорость не оценить.


--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
Go to the top of the page
 
+Quote Post
Funt
сообщение Aug 22 2006, 08:07
Сообщение #3


Участник
*

Группа: Свой
Сообщений: 34
Регистрация: 21-11-05
Пользователь №: 11 173



Большое спасибо за ответ!

Насчет функциональности, я имел ввиду, что по проекту выполнен только функциональный анализ, но не временной, т.е. проект не завершен (я новичок в этом деле и вообще незнаю как временной анализ делать). Могут ли сильно изменится характеристики схемы (максимальна тактовая частота) после временного анализа и каких-то корректировок (наверное все зависит какие именно будут корректировки)?

И еще по заполняемости. Т.е. ПЛИСы одной линейки с одним спидгрейдом абсолютно одинаковы по скорости? Мне казалось, если ПЛИС выполнена по одной технологии, то чем меньше ее площадь (количество элементов), то тем она должна быть быстрее, и меньшая по объему микросхема но заполненная до упора должна обганять большую по объему, но заполненную на половину....хотя учитывая ваши пояснения, наверно они должны остатся на одном уровне. А учитывая, что на практике получается скорость в меньшей немножечко ниже, чем в большой, то наверное у обоих заготовок номинальные скорости одинаковый...

Сообщение отредактировал Funt - Aug 22 2006, 08:19
Go to the top of the page
 
+Quote Post
sazh
сообщение Aug 22 2006, 08:25
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804



Все зависит от стиля Вашего проектирования. Ведь F max вычисляется только в структуре триггер - логика - триггер. В других случаях Вы получите время распространения сигнала. Поэтому если ваш проект одноклоковый, и разбит на такие функциональные куски, при которых любая логическая функция по быстродействию реализуется за период клока (например конвейер), от заполняемости кристалла наверно не зависит. Если проект многоклоковый, мультиклоковый, тогда анализ более сложный. И зависимость другая.
Go to the top of the page
 
+Quote Post
alexadmin
сообщение Aug 22 2006, 12:11
Сообщение #5


Знающий
****

Группа: Свой
Сообщений: 572
Регистрация: 17-11-05
Из: СПб, Россия
Пользователь №: 10 965



Цитата(dxp @ Aug 22 2006, 11:51) *
Цитата(Funt @ Aug 22 2006, 14:23) *

Есть два проекта аналогичных по выполняемым функциям, но разных по структуре.
Как определеить какой из них более эффективный, например по быстродействию, по количеству элементов и др...
С элементаи вроде все просто, смотрим сколько занимает LE или ALUT'ов.
А по быстродействию как?
1) Достаточно ли прокомпилировать проект и посмотреть internal fmax, у кого она больше тот и быстрее?

В общем, да, если проект синхронный, то как правило Timing Analyser дает объективную картину. Есть редкие исключения - например, prescaled counter, когда анализатор не учитывает логику работы этого устройства и считает быстродействие по длинам путей.



Не скажу именно за квартус, но в целом все еще зависит от заданных констрейнов. В зависимости от них могут быть разные результаты разводки. И если задан констрейн и обе реализации в него попадают, то сравнение некорректно, ибо у одной структуры может быть намного больший потенциал, чем у другой. Я в подобных случаях (когда надо оценить максимальную скорость) выкручиваю настройки оптимизации на полную и стараюсь задать констрейн, который не будет выполнен (в разумных, конечно, пределах).
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 30th July 2025 - 00:49
Рейтинг@Mail.ru


Страница сгенерированна за 0.01359 секунд с 7
ELECTRONIX ©2004-2016