Как улучшить шансы на разводку FPGA под заданную плату?, please help! Опции

[vleo]

Мы разрабатываем новую плату. Плата уже готова, а VHDL нет, да и доделать его без платы затруднительно. Мы назначили выводы FPGA по схеме по банкам в зависимости от группы функций, но нет уверенности, что у микросхемы хватит ресурсов разводки чтобы подвести сигналы именно к этим ножкам.

Используется Cyclone II EP2С8. Из 180 ножек ввода/вывода использованы практически все.
Возникла идея - поставить в прототип EP2С20 в том же корпусе, так как у нее 315 вводов/выводов, и кажется, что на 180 заданных должно развестись. Используем Quartus II по всему циклу.

Очень буду благодарен за соображения - плату надо отдавать в производство завтра/послезавтра, надо срочно принять решение.

Сообщение отредактировал vleo - Nov 5 2006, 15:12