Группа: Свой
Сообщений: 541
Регистрация: 11-04-05
Из: Москва
Пользователь №: 4 045
Возникла забавная проблема - как описать на VHDL сдвиговый регистр длины 1, так, чтобы синтезатор его засунул в LUT. Зачем? - SRL1 + Триггер - лучше, чем SRL2 или Триггер + Триггер. Атрибут SHREG_EXTRACT пользую, в данном случае не помогает.
--------------------
Дурак, занимающий высокий пост, подобен человеку на вершине горы - все ему кажется маленьким, а всем остальным кажется маленьким он сам. /Законы Мерфи/
Сдвиговый регистр (SRL) длины 1 на VHDL, Как описать (XST, ISE 8.1)?
Dec 26 2006, 15:48
