Переход с AHDL на Verilog, Некоторые соображения и непонятки "чайника" Опции

[Andr2I]

Перехожу с AHDL на Verilog.
Почитал, сделал проект D-триггера в Квартусе. Все работает.
Далее возник концептуальный вопрос. В AHDL постоянно использовал примитивы (в основном DFFE) - сразу понятно как проект ложится в ячейки. В Verilog тоже можно использовать примитивы, но можно и использовать поведенческие модели. И то и другое обладают примерно одинаковым геммороем - для примитивов надо всю схему продумывать детально, для поведенческой модели должны (по идее - пока не делал) запарить цепи сброса и установки - все надо прописывать и довольно подробно.
Поскольку своего опыта нет, хотелось бы услышать мнения по поводу использования примитивов.
Прекрасно понимаю, что примитивы затруднят миграцию на другие кристаллы. Но поскольку все равно работаю с встроенной памятью, PLL и умножителями через мегафункции (по сути те же примитивы) большого вреда от этого не вижу.
Второй вопрос еще глупее - чем отличается module и task? И для чего нужен task - ведь я могу вызывать другие модули из своего модуля с помощью module_instance (нужно ли текст вызываемых модулей приводить в основном модуле и в каком месте?).

С уважением, Андрей