Здравствуйте!!!
Подскажите как реализовать заданную формулу с минимальным использованием ресурсов.
лучше если А и В буду регистрами, С тоже,все остальное комбинационно.
Код
С=((-А/(abs(A)+abs(B)))+1)/4;
A и В знаковые 9 битные регистровые переменные, С-8 битное беззнаковое число (8 разрядов после запятой, так как оно всегда меньше 1).
Сейчас это реализовано с применением пакета на fixed_point_c на VHDL, как сделать это на Veriloge без использования арифметики с фиксированной точкой??
Спасибо.
Сообщение отредактировал -=Vitaly=- - Mar 15 2007, 11:51
Помогите реализовать формулу
Mar 15 2007, 11:47
