Помогите с ПЛИСами, хочу освоить но не знаю с чего начать Опции

[Omen_13]

Идея проста - в настоящее время часть системы управления собрана на жесткой логике и занимает довольно приличное место на платах. Есть желание увязать всю логику в один корпус (процессоры отпадают - один сбой в работе и прощайте тиристоры на несколько тысяч), но до недавнего времени я не занимался этим направлением. Посоветуйте литературу для начинающего (по возможности на русском), микруху (тут всё просто - от 16 входов с тригерами шмитта, выходов от 16, наличие D и RC триггеров в больших количествах приветствуется, корпус PLCC) и к ней программу попроще а-ля PCAD - чтоб схему из логических элементов нарисовать а остальное он сам, тактовые частоты небольшие - до 50 кГц.

Да чуть не забыл - совсем хорошо если микруха имеет защиту от несанкционированного чтения и её можно быстро купить от 2-х штук по невысокой цене.

Ткните носом куда смотреть и что делать - я абсолютно полный 0!

Сообщение отредактировал Omen_13 - Apr 2 2007, 17:41

[rv3dll(lex)]

Идея проста - в настоящее время часть системы управления собрана на жесткой логике и занимает довольно приличное место на платах. Есть желание увязать всю логику в один корпус (процессоры отпадают - один сбой в работе и прощайте тиристоры на несколько тысяч), но до недавнего времени я не занимался этим направлением. Посоветуйте литературу для начинающего (по возможности на русском), микруху (тут всё просто - от 16 входов с тригерами шмитта, выходов от 16, наличие D и RC триггеров в больших количествах приветствуется, корпус PLCC) и к ней программу попроще а-ля PCAD - чтоб схему из логических элементов нарисовать а остальное он сам, тактовые частоты небольшие - до 50 кГц.

Да чуть не забыл - совсем хорошо если микруха имеет защиту от несанкционированного чтения и её можно быстро купить от 2-х штук по невысокой цене.

триггеры шмита сам поставишь вокруг
возьми алтеру 3064 - она стоит 1 доллар
спаяй байт бластер и вперёд

[Doka]

от 32х выводов с частотами до 50кГц - любое семейство CPLD

корпус PLCC - тут уже ограничения: какие-л. устаревшие семейства (Xilinx: XC95xx, XC95xxXL)
триггера там внутри все D/T - но с выводами сброса и установки

насчет литературы: отсюда качать DS на русском

защита от чтения - тоже у всех (современных) CPLD имеется.

ну а редактор схем в любых САПР есть - притом как правило есть библиотека примитивов стандартной логики (SN74xx, CD4000)

[Omen_13]

Doka, какой другой корпус посоветуете, чтоб монтажников не переучивать?
Кстати, на 15в ПЛИСы есть?

[Doka]

какой другой корпус посоветуете, чтоб монтажников не переучивать?

VQFP-44, VQFP-64, TQFP-100, etc..

Кстати, на 15в ПЛИСы есть?

XC95xx - КМОП 5В
XC95xxXL - КМОП 3.3В
остальные современные еще ниже

если вам по выходу - то ставьте всякие ULN200x

[Omen_13]

Блин с трудом нашёл FAQ по ПЛИС, почему его не прибили наверху подфорума?

5 вольт мало - мне от 10 до 15 питать надо (унифицирую 2-е схемы в одну), короче засада получается - нет подходящей, хоть свою специализированную заказывать...

[Doka]

Блин с трудом нашёл FAQ по ПЛИС, почему его не прибили наверху подфорума?

недоглядели.. уже пофиксил.

5 вольт мало - мне от 10 до 15 питать надо (унифицирую 2-е схемы в одну), короче засада получается - нет подходящей, хоть свою специализированную заказывать...

была тема в том же подфоруме - насчет плисов с повышенными напряжениями питания - вот! нашел-таки! =)

[slog]

Какие еще ПЛИСы на 15 вольт? Вариант один, плис на 3.3 (5) вольт, и вокруг преобразователи уровней. Если быстро, то можно скачать MAX Plus II, нарисовать схему в редакторе, скомпилить, зашить. Готово. 1-2 дня на освоение хватит.

[vetal]

2Omen:
В зависимости от требуемого количества триггеров - MAX7000S(EPM7256SRI208-10) или ProASIC Plus(APA300PQ208I).
Даже полуслепая бабушка монтажница сможет припаять pqfp208 )))

[Oldring]

Есть желание увязать всю логику в один корпус (процессоры отпадают - один сбой в работе и прощайте тиристоры на несколько тысяч)

Ну, тогда лучше не экономить на стоимости электроники и на тестировании

Хреново можно разработать и на CPLD - например, какие-нибудь сильные наводки будут сбивать внутреннее состояние автомата. Поцессор - он ведь тоже по сути конечный автомат.

Не говоря о всякой асинхронщине...

[Doka]

Хреново можно разработать и на CPLD - например, какие-нибудь сильные наводки будут сбивать внутреннее состояние автомата. Процессор - он ведь тоже по сути конечный автомат.

ну, конечный автомат на CPLD (флеш) всеже "дубовее", чем на процессоре (озу) - это по наводкам.
по вероятностям залететь в "запрещённое состояние" - тоже дубовее

Не говоря о всякой асинхронщине...

...на 50 кГц

[Oldring]

ну, конечный автомат на CPLD (флеш) всеже "дубовее", чем на процессоре (озу) - это по наводкам.
по вероятностям залететь в "запрещённое состояние" - тоже дубовее

Конечно, дубовее. Если не копируется прошивка из флеша в RAM при старте. Регистров меньше, которые помеха может перебросить. С другой стороны, как конфигурировать watchdog для процессора и как организовывать главный цикл, чтобы избежать неприятностей - хорошо известно. А как для FPGA, например? Чтобы все безупречно работало при наличии плохого питания? Мажорирование - это все-таки высший пилотаж.

...на 50 кГц

Есть принципиальная разница? Ну, будет сбоить из-за подобных глюков, скажем, не раз в час, а раз в год. А если по каким-то причинам конкурирующие фронты окажутся синхронизированы - то может быть и гораздо раньше будет поймана иголка. Это допустимо?

Тем более, что оригинальная схема могла содержать, например, задержки на логических элементах. При переносе без аккуратного анализа неприятности гарантированы.

Кстати, более высокочастотный вход современного кристалла может гораздо лучше ловить звон на входе, чем старая медленная логика. Триггер Шмидта может и не помочь.

Это так, навскидку, какие неожиданные неприятности могут открыться. В общем, что я хочу сказать. Надежно и без усилий не бывает. На чем ни делай. Если устройство правильно сконструировано и протестировано - оно будет работать, не особо важно, CPLD или флешевый процессор. Если Омен хочет надежности - придется ему вникать в тонкости используемой технологии.

[Omen_13]

Вникать уже начал, очень много вспомнилось из лекций по цифровой электронике - спасибо ВУЗу.
Насчёт игл и т.п. - планировал на линии с внешнего мира ставить небольшие RC цепи - поэтому и Шмитта хотелось. Общую идеологию продумал, ничего особо сложного нет, часть триггеров сделаю синхронными и никакой гонки не будет в принципе, остаётся одна чёткая теоретическая вероятность но создать эти условия невозможно.
Кстати может кто объяснить в чём разница между DO-CPLD-DK Hardware Kit, CPLD Starter Kit, includes ISE WebPACK (включает WebPACK ISE и загрузочный кабель) и DO-CPLD-DK-G Hardware Kit, CPLD Starter Kit, includes ISE WebPACK, RoHS compliant если цена одинаковая а на буржуйском сайте Xilinx варианта -G нет?

[Doka]

Конечно, дубовее. Если не копируется прошивка из флеша в RAM при старте. Регистров меньше, которые помеха может перебросить. С другой стороны, как конфигурировать watchdog для процессора и как организовывать главный цикл, чтобы избежать неприятностей - хорошо известно. А как для FPGA, например?

при использовании FPGA для ответственных применений выбирают те, которые конфигурируются пережиганием перемычек (всеже ключевое деление между FPGA & CPLD не по способу конфгурирования, а по архитектуре)

а для CPLD ответ простой - через 1/50 мс (на следующем такте) конечный автомат выйдет из запрещенного состояния.

Тем более, что оригинальная схема могла содержать, например, задержки на логических элементах. При переносе без аккуратного анализа неприятности гарантированы.

тут спору нету: перенос "один-в-один" с одного логического базиса в другой всегда чреват...
проще, если на модернизируемую аппратуру сохранился комплект КД с соответствующими функ.схемами

Общую идеологию продумал, ничего особо сложного нет, часть триггеров сделаю синхронными и никакой гонки не будет в принципе, остаётся одна чёткая теоретическая вероятность но создать эти условия невозможно.

1) ну, если проект у вас будет полностью синхронным, то на таких детских частотах задержки внутри кристала вообще никак не отразятся.
2) все "теоретические" ситуации можно промоделировать в программе-симуляторе, после этапа раскладки вашей схемы в конкретные макроячейки конкретной плис и разводки соединений: т.е. промоделировать уже учитывая все задержки, вносимые в вашу схему примитивами кристалла и трассами.

Кстати может кто объяснить в чём разница между DO-CPLD-DK Hardware Kit, CPLD Starter Kit, includes ISE WebPACK (включает WebPACK ISE и загрузочный кабель) и DO-CPLD-DK-G Hardware Kit, CPLD Starter Kit, includes ISE WebPACK, RoHS compliant

"DO-CPLD-DK-G" - бессвинцовое исполнение DO-CPLD-DK (с лета 2006 выпускают вроде как только с "-G")
а так вроде бы ничем.. если тока еще:

Код

AA Battery Holder (Part # DO-CPLD-DK-G)

источник
по кр.мере комплектация у них одинаковая.

кстати, со страницы производителя можно скачать доки к этому КИТу

ЗЫЖ кстати, без -G есть в наличии и тут

[Adlex]

Кстати, некоторые серии (МАХII) позволяют назначить триггеры Шмидта на входах-выходах, не нужно ставить внешние.