Моделирование памяти в Actel APA, проблемы с моделированием FIFO Опции

[Ramillka1983]

Подскажите, пожалуйста, я делаю проект с использованием ПЛИС Actel APA 1000
При этом я использую встроенную двухпортовую память FIFO256*9. В библиотеке элементарный блок этой памяти существует в разных вариациях – с асинхронными или синхронными записью/чтением. Так вот, я пытался для начала смоделировать эти элементарные блоки для того, чтобы дальше применять их в проекте. Я написал тест, в котором указал, что надо подавать на вход сигналы и управляющие импульсы.
Так вот, судя по состоянию модели ФИФО, в него ничего не пишется - empty, соответственно в цикле чтения ничего не считывается - вроде, все по даташиту делал, пробовал асинхр/синхр запись/чтение - ничего не выходит.
Тест - на Verilog,
библиотека APA - VHDL
САПР - ACTIVE HDL

моделировал полностью асинхр. и полностью синхр. память

rdb, wrb управляют чтением, записью соответственно, wclks, rclks - тактовые имп. зап./чт.
di, do - вх/ вых
lgdep - глубина буфера, остальные сигналы не обязательны

+результаты моделирования

Эскизы прикрепленных изображений

 

[Джеймс]

Reset кажется должен быть нулем, а не единицей (получилось, что память у Вас в сбросе 'сидит' при записи/чтении).

P.S.
Лучше используйте синхронный режим.
Для генерации памяти удобно использовать ActGen Macro Builder.

[Ramillka1983]

Reset кажется должен быть нулем, а не единицей (получилось, что память у Вас в сбросе 'сидит' при записи/чтении).

P.S.
Лучше используйте синхронный режим.
Для генерации памяти удобно использовать ActGen Macro Builder.

О, признаюсь, я тупил, кстати, Macro Builder - это что? Делает память для ПЛИС без ОЗУ? я использую Эктел АПА - семейство со встроенной памятью.

А еще посмотрите, пож. мой пост http://electronix.ru/forum/index.php?showtopic=29617

Сообщение отредактировал Ramillka1983 - Apr 3 2007, 09:18

[Evil Archer]

О, признаюсь, я тупил, кстати, Macro Builder - это что? Делает память для ПЛИС без ОЗУ? я использую Эктел АПА - семейство со встроенной памятью.

Макробильдер- это ПО от самих же Actel, позволяет генерировать готовые модули в gate level для использования в проектах на актеловской элементной базе. Делает это вроде бы лучше, чем большинство универсальных синтезаторов с behavioral описания, но это конечно вопрос спорный. Для APA может генерить модули памяти с заданной разрядностью и количеством ячеек, используя как встроенные блоки RAM, так и distributed. Есть готовые FIFO, но мне они не совсем подошли и я использовал обычную синхронную двухпортовую память из бильдера, а контроллер FIFO написал отдельно. MB есть в составе актеловской либеры или вместе с Designer'ом. На самом деле штука, ИМХО, очень полезная.

[Ramillka1983]

Макробильдер- это ПО от самих же Actel, позволяет генерировать готовые модули в gate level для использования в проектах на актеловской элементной базе. Делает это вроде бы лучше, чем большинство универсальных синтезаторов с behavioral описания, но это конечно вопрос спорный. Для APA может генерить модули памяти с заданной разрядностью и количеством ячеек, используя как встроенные блоки RAM, так и distributed. Есть готовые FIFO, но мне они не совсем подошли и я использовал обычную синхронную двухпортовую память из бильдера, а контроллер FIFO написал отдельно. MB есть в составе актеловской либеры или вместе с Designer'ом. На самом деле штука, ИМХО, очень полезная.

Да, спасибо, посмотрел эту программу - очень удобная, сделал фифо нужного размера из встроенных ячеек.