проектирование ВЧ дизайнов на ФПГА, дерево клоков Опции

[des00]

Добрый день господа!
Изучение документации и анализ результатов работы разводчика показал что задержки тактового сигнала, по дереву клоков представляют собой определенную проблему.
Если на дереве сидит много потребителей (а в синхронном дезайне это практически все тригеры), то в каком случае перекос фазы клока будет представлять проблему ?
как можно его оценить ? (догадываюсь что анализом tsetup/thold, но как в анектоте доказать, пока, немогу).
Если, при большой занятости площади кристала будет задействованны 4 фапч, на входы которых будет подана опорная частота, а на выходе будет одна и таже (по величине) в этом случае проект будет одноклоковым или нет ?
или опорная частота будет подана на 4 модуля деления частоты (PSMD у виртекса 4 ) то в этом случае как ?

ЗЫ Сильно не пинайте если что .
Заранее спасибо за ответ.