Не работает цепочка JTAG, xc2s50+xc18v01 не работает... уже не знаю что придумать Опции

[ishergin]

Здравствуйте!

Ситуация такова. Есть самодельный кабель Parallel 3 и плата со спартан 2 и флэшью. ПЗУ соединена с ПЛИС согласно схеме из даташита на xc18v01 (JTAG цепока, плис в режиме master serial, пробовал и режим bondary-scan). Когда в iMPACT делаю initialize chain появляется ОЧЕНЬ длинная цепочка неизвестных устройств. Я пробовал подключать порт JTAG отдельно к ПЗУ и ПЛИС. Если JTAG подключен только к ПЗУ - то все прекрасно определяется и прошивается (кабель значит точно рабочий?!?!). Если ж подключить только к ПЛИС - то iMPACT определяет одно незвестное устройство...... Питание на ПЗУ и ПЛИС в порядке, дорожки точно целые (все проверял), ПЛИС в режиме Master Serial выдает 4 МГц клок и загружается с ПЗУ (смотрел сигналы осциллоскопом)...
Даже не знаю что еще можно проверить.... на выводе TDO ПЛИС что то непонятное - два коротких нуля... как я понимаю этого мало для получения идентификатора ... Мог ли у ПЛИС сдохнуть JTAG порт?

[snake (o)]

Подохнуть не мог.
Попробуй с другим кабелем и c Flash Programmer от макрейгора. Утилитка JTAGScanChainAnalyzer.exe.
Если покажет 2 девайса... то все работает

[ishergin]

Подохнуть не мог.
Попробуй с другим кабелем и c Flash Programmer от макрейгора. Утилитка JTAGScanChainAnalyzer.exe.
Если покажет 2 девайса... то все работает

Другого кабеля не будет (а иначе зачем самому было делать) А где достать эту утилитку?(поисковики ничего не нашли) Кстати на форуме ктото говорил что не пользуется импактом... эта утилитка его заменит? А каковы конкретные причины неработоспособности могут быть?

[snake (o)]

Утилитка в составе Flash Programmer - скачать можно с www.macraigor.com

Ты скажи что именно тебе надо - если прошить флешку - то поможет

[Bar]

Была немного похожая проблема, неправильно читался idcode. Потом все оказалось в соединениях. Можно попробывать отладить с помощью impact , там есть режим, позволющий подавать произвольные значения на TMS, TCK и TDI, проверить, что они приходят на микросхемы.

Сообщение отредактировал Bar - Mar 25 2006, 21:10

[DS]

Я вот не помню, как у Spartan2, но по моему JTAG включается только когда FPGA запрограммировано и JTAG в ПЛИС разрешен. Во всяком случае я встречался с тем, что пока не зальешь flash и не перезапустишь, jtag толком не работал.

[ishergin]

Была немного похожая проблема, неправильно читался idcode. Потом все оказалось в соединениях. Можно попробывать отладить с помощью impact , там есть режим, позволющий подавать произвольные значения на TMS, TCK и TDI, проверить, что они приходят на микросхемы.

Я пробовал - все сигналы доходили

Я вот не помню, как у Spartan2, но по моему JTAG включается только когда FPGA запрограммировано и JTAG в ПЛИС разрешен. Во всяком случае я встречался с тем, что пока не зальешь flash и не перезапустишь, jtag толком не работал.

спартан загружался с флэши в режиме master serial, причем нормально загружался и работал. но цепочка не определялась... на выходе TDO ПЛИС какойто странный сигнал (два коротких нуля)... Щас делаю новую плату... на днях узнаю заработает или нет

[bbg]

Эх, ностальжи, тоже паял цепочку 18v01+xc2s50 когда-то..

Была такая ситуация года четыре назад, как я понял, дело действительно в соединениях, качестве и количестве питания, в общем надо облагородить внешнюю и внутреннюю электромагнитную обстановку

Кстати, заодно рекомендую (уже писал как-то об этом) поставить в третий кабель диоды Шоттки, вместо подобия 1n4148 - как раз с такими мне достался. В-общем проблем с этим изделием с тех пор не было.

[ishergin]

Эх, ностальжи, тоже паял цепочку 18v01+xc2s50 когда-то..

Была такая ситуация года четыре назад, как я понял, дело действительно в соединениях, качестве и количестве питания, в общем надо облагородить внешнюю и внутреннюю электромагнитную обстановку

Кстати, заодно рекомендую (уже писал как-то об этом) поставить в третий кабель диоды Шоттки, вместо подобия 1n4148 - как раз с такими мне достался. В-общем проблем с этим изделием с тех пор не было.

В кабеле у меня стоят диоды с барьером шотки (1n5xxx не помню ) ). Соединения впорядке вроде, по крайной мере сегодня новую плату сделал (трассировка отличается от старой), все припаял, работает ТОЧНО также как и старас (т. е. вместо цепочки из 2х устройств определяется очень длинная). Опять перерезал дорожки и прошиваю только ФЛЭШЬ Я почти на 100% уверен что дело в кабеле, щас он 1 метр. Пока нету времени укоротить и проверить но попробыват стоит.

PS. Я еще отпаял кондеры по 100 пф из кабеля, тоже самое.

[DS]

Я не помню точно, но по-моему в Spartanе надо явным образом в коде разрешать JTAG, иначе он не включается.

[ishergin]

Я не помню точно, но по-моему в Spartanе надо явным образом в коде разрешать JTAG, иначе он не включается.

То есть я должен установть перемычки на M0 M1 и M2, а какже быть тогда с режимом Master Serial и загрузкой из Flash???

PS. Поздравьте меня - у меня сегодня заработала моя PCI плата с ядром от SET . Свое ядро попозже зашью

[похметолог]

Я не помню точно, но по-моему в Spartanе надо явным образом в коде разрешать JTAG, иначе он не включается.

То есть я должен установть перемычки на M0 M1 и M2, а какже быть тогда с режимом Master Serial и загрузкой из Flash???

PS. Поздравьте меня - у меня сегодня заработала моя PCI плата с ядром от SET . Свое ядро попозже зашью

Если JTAG всё ещё не работает - проверь следующее. У старых Спартанов на пине PROG должен быть высокий уровень, а пине INIT низкий всё время в режиме JTAG.
M0, M1, M2 - не имеет значения - цепочка должна работать.
А вообще открой BSDL файл для этого чипа и почитай коментарии.
Удачи.

[iosifk]

Мог ли у ПЛИС сдохнуть JTAG порт?

Про Спартанца не скажу, работал с Виртексами.
Но, чтобы помочь хоть чем то:
попробуйте понизить частоту JTAG в импакте,
проверьте, что разрешен JTAG - там же.
В импакте есть режим тестирования по JTAG, можно поработать им.
попробуйте почитать только ID от FPGA.

Есть программа UniversalScan. Она где-то тут есть в закромах. При ее помощи очень удобно проверять работоспособность цепи и вообще пины устройства.
У меня на сайте есть статейка про JTAG. Там немного засвечено об этом. И еще. Зачем Вам кабель в 3 метра? 0,5 метра от силы. Куда больше? Дело скорее всего в этом.
Удачи!

[ishergin]

Мог ли у ПЛИС сдохнуть JTAG порт?

Про Спартанца не скажу, работал с Виртексами.
Но, чтобы помочь хоть чем то:
попробуйте понизить частоту JTAG в импакте,
проверьте, что разрешен JTAG - там же.
В импакте есть режим тестирования по JTAG, можно поработать им.
попробуйте почитать только ID от FPGA.

Есть программа UniversalScan. Она где-то тут есть в закромах. При ее помощи очень удобно проверять работоспособность цепи и вообще пины устройства.
У меня на сайте есть статейка про JTAG. Там немного засвечено об этом. И еще. Зачем Вам кабель в 3 метра? 0,5 метра от силы. Куда больше? Дело скорее всего в этом.
Удачи!

Кабель уже 1 метр (меньше пока не пробовал). Universal Scan уже есть, только не выяснял может ли работать он с кабелем Parallel 3 или надо новый собирать (на это вобщемто щас времени нет ) Как понизить частоту JTAG и включить его в импакте я не нашел (может надо в ISE указывать? FPGA Startup CLock у меня щас стоит в CCLK, если я поставлю JTAG Clock то будет ли работать режим master seial ? по моему это не то.. )
Спасибо.

[похметолог]

Мог ли у ПЛИС сдохнуть JTAG порт?

Про Спартанца не скажу, работал с Виртексами.
Но, чтобы помочь хоть чем то:
попробуйте понизить частоту JTAG в импакте,
проверьте, что разрешен JTAG - там же.
В импакте есть режим тестирования по JTAG, можно поработать им.
попробуйте почитать только ID от FPGA.

Есть программа UniversalScan. Она где-то тут есть в закромах. При ее помощи очень удобно проверять работоспособность цепи и вообще пины устройства.
У меня на сайте есть статейка про JTAG. Там немного засвечено об этом. И еще. Зачем Вам кабель в 3 метра? 0,5 метра от силы. Куда больше? Дело скорее всего в этом.
Удачи!

Кабель уже 1 метр (меньше пока не пробовал). Universal Scan уже есть, только не выяснял может ли работать он с кабелем Parallel 3 или надо новый собирать (на это вобщемто щас времени нет ) Как понизить частоту JTAG и включить его в импакте я не нашел (может надо в ISE указывать? FPGA Startup CLock у меня щас стоит в CCLK, если я поставлю JTAG Clock то будет ли работать режим master seial ? по моему это не то.. )
Спасибо.

Кабель, конечно, не мешает укоротить. Но проблема, скорее всего в том что я сказал.
1. Поставь 1k pull-up на PROG и 1к pull-down на INIT на своих Зайлинксах.
2. Проверь termination на своей плате на линиях TCK и TMS. Попробуй сначала последовательно вставить резистор эдак 47ом или больше прямо у JTAG разъёма. Если это не поможет, попробуй посадить 68ом последовательно с 100pF между TCK и GND
Удачи.









И ещё - как понизить частоту TCK - можно отредактировать BSDL файл.
Находишь в этом файле такую строку:
attribute TAP_SCAN_CLOCK of TCK : signal is (2.0e6, LOW);

и вместо 2.0e6 (2mHz) ставишь, к примеру, 1.0e6 или 0.5е6.

Но, как правило, проблемы не с частотой, а с фронтом сигнала.