Висячие входы LVDS, Как правильно проектировать? Опции

[jur]

Привет!

Возник такой вопрос. Если на входе LVDS ничего нет (не подключена плата, нет контакта, оборвалось что-нибудь), то непонятно, какой уровень логического сигнала будет на входе. Речь идет о FPGA, у которой имеются LVDS-входы. Там на входе только один резистор на 100 Ом между входами "+" и "-" и все.

Как правильно поступить? Поставить дополнительные резисторы, которые приводили бы LVDS-входы в детерминированное состояние, или наплевать и забыть?

В старом добром TTL делалось крайне просто: ставился резистор достаточно большого номинала на питание и все дела (типа, 10 кОм, который никому не мешал, но не давал входу болтаться в воздухе). А как быть в LVDS?

Спасибо!