DC генерация правильных имен в verilog netlist-е, встроенное verilog naming rule гадит (?) Опции

[yes]

столкнулся с тем, что в верилог нетлисте (совершенно неожиданно) начали появляться гадские 'escape' имена, которые ни сам DC потом считать обратно не может и проблемы с симулятором возникают

гадские имена такие:
1) сохраняется иерархический путь (хотя иерархия растворена) \inst_name_1/inst_name2/
2) имеются двойные итдексы \net[4][5]

также иногда проскакивает (при одном синтезе есть, при другом с другими констрейнами оптимизации) assign
чего по требованиям бэк-енда быть не должно

как бороться ?????