Altera DDR Core + Cyclone, Проблеммы реализации связки Опции

[Artyom]

Интересует такие вопрос:
1. Использовал РЕАЛЬНО ктонить Altera DDR Core?
2. Можно ли подключить стандартный компьютерный DDR DIMM к Cyclon'у при помощи данной корки?
3. Изучая DDR core столкнулся с таким явлением, что при выборе настроек в данной корке для DIMM модулей (а не для чипов) ширина данных на данном модуле прописывается как 64+8=72 бита (так оно и должно быть), а параметр Data Bus Width=32(на элементе создается шина данных шириной 32 бита ddr_dq[31..0]), хотя на DIMM модуле 64 пина под DATA почему такие отличия?
4. Прочитал описание этой корки (не один раз) Обнаружил что для Cyclone максимальная ширина шины данных - 32 бита а для Stratix - 80... почему такая дискриминация Циклона?

ЗЫЖ Если кто работал с ДДР может кто кинет линк на проверенную корку...