Кто присоединял DDR2 к Xilinx-у, какие есть особенности. Пока нарисована схема, проект в FPGA еще не сделан. По линиям адреса,поскольку они короткие,не используется DCI (2 bank V5 без контактов VRP и VRN) Как отнесется к этому memory generator. Позволит ли вывести линии адреса в этот банк.
Здравствуйте коллега. Я тоже сейчас занимаюсь связкой ПЛИС - DDR. Правда, только взялся и еще в поисках. Скажем, не определился даже с ПЛИС. Не подскажете ли вы - с чем вы работаете или лучше работать. Пробовали ли использовать готовые корки и если да где можно таковые найти?
DDR2 и V5, Кто присоединял DDR2 к Xilinx-у
Oct 10 2007, 06:15
