ChipScop 9.2 + загрузка из flash, в чем может быть проблема? Опции

[sheh]

Есть прокт с ядром ChipScope 9.2. При загрузки в FPGA по средствам JTAG (USB Platform Cable), то есть *.bit файлом, всё работает как следует. Загрузка этого же проекта с помощью связки CPLD + controller из параллельной flash (во flash лежит *.bin файл) приводит к следующему эффекту:
1) FPGA прошивается - все флаги (DONE, INIT, .....) говорят об успешном окончании конфигурции.
2) ChipScope Analyzer ненаходит ядро в проекте

INFO: Successfully opened Xilinx Platform USB Cable
INFO: Cable: Platform Cable USB, Port: USB21, Speed: 3 MHz
INFO: Found 0 Core Units in the JTAG device Chain.

3) Меняется функциональность проекта, это собственно и превело к необходимости использовать ChipScope для отладки после загрузки из flash.

Конфигурация FPGA из flash производится в режиме SlaveSelectMAP.

И совсем ужасная вещь: ChipScope 9.2 может нарушать работу проекта.
Был проект результат работы которого зависил от присутствия/наличия в нем ядра ChipScope 9.2.
Временные ограничения в этих случаях выполнялись, но существует подозрение, что ISE 9.2 (sp3,sp4) некорректно работает с временными ограничениями на ChipScope.

Возможно эти две проблемы связаны как то друг с другом.

Если мои подозрения верны, то это принципиальная бага софта, но надеюсь я ошибся.

Кто нибудь может сказать что нибудь по этому поводу?

Сообщение отредактировал sheh - Dec 19 2007, 16:16