Вопрос про PLL Опции

[brumal]

Приветствую!
Читаю Cyclone II Device Handbook, раздел "PLLs in Cyclone II Devices".
Возникли следующие вопросы, из текста не совсем ясно:
В EP2C5 - 2 PLL. это ясно. 8 clk входов - 4 на PLL1, 4 на PLL2.

Но при этом сигналов у PLL:
входных - два.
выходных - три(!).

Собственно - это значит что я могу использовать только два входа из четырех в single-ended режиме?
И PLL может одновременно над обоими входами работать, так?
А как насчёт трех выходов? Или нужно выбрать между два выхода внутрь, или один внутрь + один в наружу?

И насчет выходов - два PLL, два выхода в наружу?
На pin-out'е они расписаны как дифференциальные, какой из них использовать в single-ended режиме?

[DuHast]

Приветствую!
Читаю Cyclone II Device Handbook, раздел "PLLs in Cyclone II Devices".
Возникли следующие вопросы, из текста не совсем ясно:
В EP2C5 - 2 PLL. это ясно. 8 clk входов - 4 на PLL1, 4 на PLL2.

Но при этом сигналов у PLL:
входных - два.
выходных - три(!).

Собственно - это значит что я могу использовать только два входа из четырех в single-ended режиме?
И PLL может одновременно над обоими входами работать, так?
А как насчёт трех выходов? Или нужно выбрать между два выхода внутрь, или один внутрь + один в наружу?

И насчет выходов - два PLL, два выхода в наружу?
На pin-out'е они расписаны как дифференциальные, какой из них использовать в single-ended режиме?

На PLL можно подать 2 из 4 возможных для него глобальных клока, при этом сигналом clkswitch выбирается от какого клока должен работать PLL в данный момент времени. У pll может быть до трёх выходов с разными коэффициентами умножения частоты. На дробные коэф-ты накладываются некоторые ограничения.

[vetal]

проведите эксперимент в квартусе - он вам точно скажет как можно распологать, а как нет.