Умножение клока с нужным ratio, FPGA PLLи для умножения клока в добном отношении ? Опции

[Саша Z]

В данной области новичок, буду благодарен за совет, пояснения.
Есть клок на входе с частотой Х (примерно около 4 MHz), который подается как write clock на FIFO буфер. Считывание из буфера должно быть по клоку более быстрому как фиксированное отношение, скажем 496/321 к клоку записи.
Я так понимаю встроенные PLLи как раз служам подобным целям. Вопрос всякое-ли отношение умнножения реализуемо на них ?
Чип: Lattice ECP2/M или им подобные (Lattice).