ALTERA PCI_MT32 + DCFIFO Опции

[hobgoblin]

Добрый день.
Есть желание прикрутить к локальной стороне ядра pci_mt32 буфер FIFO, в который внешнее устройство писало бы данные, и передавать их потом в режиме MASTER по шине PCI в память компа. Проблема в том, что количество запросов от ядра на выдачу данных (lm_dxfrn), которые надо бы использовать в качестве запроса чтения FIFO, в общем случае не будет совпадать с количеством успешных фаз данных на шине, и часть данных будет безвозвратно теряться. Похоже, что надо делать собственный модуль FIFO с хитрым управлением и следить за разницей числа запросов и числа фаз данных. Может быть кто-нибудь уже решал эту проблему, или встречал описание решения для альтеровского ядра, или на худой конец знает где найти внятное описание того, как писать собственные модули FIFO на VHDL (до этого работал только с готовыми мегафункциями). Помогите, пожалуйста, а то не хочется изобретать велосипед.