реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Ethernet PHY как SERDES., вопрос по использованию
longest
сообщение Feb 20 2008, 21:05
Сообщение #1





Группа: Новичок
Сообщений: 1
Регистрация: 5-01-08
Из: Moscow
Пользователь №: 33 844



Есть центральное устройство, которое получает битовый поток от нескольких идентичных удаленных узлов на скорости (5…10 Мбит/сек). Потоки привязаны к реальному времени, так как их источниками являются АЦП. Для осуществления подобной связи хочу рассмотреть пару: PHY (100 Mbit/s) + FPGA.
Отсюда рождаются вопросы.

Можно ли для централизованной синхронизации тактировать АЦП на каждом удаленном узле от восстановленного rx_clock (через делитель конечно), который в свою очередь связан с клоком, рожденным в недрах центрального блока от общего осциллятора?

Чем чревато, в целях минимизации задержки (критичный параметр) произвольно уменьшить размер кадра до размера буфера, требуемого для согласования скоростей PHY и источника данных, при этом выкинув из кадра все служебные поля и сократив время IPG? На сколько вообще можно сократить время IPG?
Go to the top of the page
 
+Quote Post
DimaM
сообщение Mar 10 2008, 14:03
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 103
Регистрация: 17-12-06
Из: село
Пользователь №: 23 615



Цитата(longest @ Feb 21 2008, 01:05) *
Есть центральное устройство, которое получает битовый поток от нескольких идентичных удаленных узлов на скорости (5…10 Мбит/сек). Потоки привязаны к реальному времени, так как их источниками являются АЦП. Для осуществления подобной связи хочу рассмотреть пару: PHY (100 Mbit/s) + FPGA.
Отсюда рождаются вопросы.

Можно ли для централизованной синхронизации тактировать АЦП на каждом удаленном узле от восстановленного rx_clock (через делитель конечно), который в свою очередь связан с клоком, рожденным в недрах центрального блока от общего осциллятора?

Чем чревато, в целях минимизации задержки (критичный параметр) произвольно уменьшить размер кадра до размера буфера, требуемого для согласования скоростей PHY и источника данных, при этом выкинув из кадра все служебные поля и сократив время IPG? На сколько вообще можно сократить время IPG?

я читал что 96 бит, из других источников слышал что 10 us. что в общем то согласуется для скорости 100. Для похожей задачи я хочу использовать буфер и постоянную задержку сигнала, к примеру 20 us. Для того чтобы контролировать непрерывностиь сигналов хочу поставить "DP83640 - Precision PHYTER - IEEE 1588". Но реально пока еще присматриваюсь.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd June 2025 - 09:39
Рейтинг@Mail.ru


Страница сгенерированна за 0.01335 секунд с 7
ELECTRONIX ©2004-2016