По окончании проекта остался избыток п.плат. Возможно, кому-нибудь будет интересно приобрести их в любой комплектации, или заказать проект на её основе. На плате могут быть установлены 4 ацп AD9480 ( 8 бит, 250 мГц), одна плис EP1S20 (или EP1S10, или EP1S25- корпус F672), статическая асинхронная память 256К х 32, контроллер USB 2.0 (Cypress 68013). Так же имеется возможность организации до 32-ух буферизированных LVTTL входов-выходов, до 16 буферизированных выходных LVDS пар. Имеется так же 3 приемопередатчика RS-485. Плис загружается через usb интерфейс. Питание - от внешнего источника +5В. Возможна помощь в закупке комплектации и в монтаже. Ответ по e-mail (dsp_fpga@pochta.ru) Территориально - Питер.
|