inout в VHDL, использование портов inout Опции

[Vanёk]

Sorry, если такой вопрос на форуме уже был, что-то я не нашёл.

Порт SDA обозначен в компоненте как inout.

Если я использую этот компонент, и пытаюсь подать значение на порт SDA

Код

entity TEST is
end TEST;
architecture TEST_arch of TEST is
    component COMPONENT_1
       port (SCL: in BIT;  
                  SDA: inout BIT);
    end component;
    signal SCLin: BIT;
    signal SDAin: BIT;
    begin
       p1: COMPONENT_1 port map(SCL=>SCLin,SDA=>SDAin);  
  
           SCLin<='1';
           SDAin<='1';

end TEST_arch;

, выдаётся онибка:** Error: Nonresolved signal 'sdain' has multiple sources..

Подскажите пожалуйста, как правильно задавать значение на inout порт?

Сообщение отредактировал Vanёk - Apr 3 2008, 06:34