Здравствуйте.
Есть у нас дешифратор для семисегментников.
Логика его проста - декодируем бинарный код на входе так чтоб на выходе 7-сегментник высвечивал нужные циферки (тобто выдавал нужные комбинации a,b,c,d....). Собсно реализация его на вентилях такова
И значит в книге Дк. Ф. Уэйкерли "Проектирование цифровых устройств" дано такое объяснение, которое приводит имеено к ячейке , что я обвёл красным :
Цитата
...каждый выходной сигнал дешифратора, относящийся к соответствующему сегменту, является минимальным выражением вида "произведение сумм"[собсно что и являет собой обведённый красным кружок] , значения которого при недесятичных входных комбинациях"безразличны"...
Реализация через таблицу в принципе ясна , тут нету трабла, однако должна быть реализация не через неё, вот как например в простом шифраторе 3х8 ():
Фунция CONV_INREGER(x) возвращает интергер с вектора std_logic_vector.
Да и не ясно откуда видно что у нас "произведение сумм"..
Дешифратор для семисегментников, немного не ясен вывод реализации на VHDL ..
May 22 2008, 12:18
