Пытаюсь найти сколь нибудь подробную информацию по работе отладочного интерфейса процессоров SH - H-UDI. Попытка получить информацию от местного представителя STmicro не удалась - внятных слов произнесено не было - вместо этого я получил совершенно бесполезный BSDL файл (Внешняя шина в BSR регистре - ТОЛЬКО входы). Поэтому прошить флеш на "стерильной" плате можно только через отладочный интерфейс. В хардварных мануалах кроме констатации факта наличия интерфейса ничего нет.
В одной из конференций нашел фразу о том, что эта инфа еще была в старых документах Хитачи и в описаниях процессоров семейства ST20. Ничего из этого тоже найти не удалось (нашел у себя только очень старое, где этого интерфейса еще нет).
Господа, помогите найти информацию!!!!
ЗЫ Совершенно не понимаю политику сокрытия от пользователей технической информации на изделие, тем более на интерфейс, названный "пользовательским". Если бы эта инфа была доступна, народ бы уже поприкручивал к процессору массу разнообразных существующих дешевых JTAG отладчиков (вплоть до LPT кабеля) и процы бы "пошли в массы". А так все мелкие и разовые проекты достаются ARMам
H-UDI, ASE и отладка процессоров SuperH, Ищу информацию, как это работает
Jul 22 2008, 13:27
