реклама на сайте
подробности

 
 
> Error попытки симуляции в Active-HDL, # Error: vsim: cannot select specified top-level
Саша Z
сообщение Nov 8 2008, 13:09
Сообщение #1


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Есть test-bench на проэкт. При вызове симулятора (functional на данном этапе) из среды ispLever - он вроде все компилирует нормально, но в самом конце, перед началом запуска - падает выдавая ошибку:
# Error: vsim: cannot select specified top-level
Скриптовая комманда которая это видимо дает (в консоли):
vsim StimModule_Unknown -PL pmi_work -L ovi_ecp2 -L pcsc_work

Test bench наьодится в проэкте, завинчен на чип (т.е. верхняя иерархия проэкта, как делаю обычно), вроде все должно быть ОК... cranky.gif

Может кто имеет понятие что вызывает такого рода ошибку в Active-HDL (версия 8.1) ?

Спасибо.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 3)
Alex11
сообщение Nov 9 2008, 19:51
Сообщение #2


Гуру
******

Группа: Свой
Сообщений: 2 106
Регистрация: 23-10-04
Из: С-Петербург
Пользователь №: 965



Это когда в верхнем окошечке Design Browser написано Top Level Selection и ничего другого не выбрано. Там, если нажать на кнопочку, нужно выбрать головной файл проекта.
Go to the top of the page
 
+Quote Post
Саша Z
сообщение Nov 9 2008, 20:09
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Цитата(Alex11 @ Nov 9 2008, 23:51) *
Это когда в верхнем окошечке Design Browser написано Top Level Selection и ничего другого не выбрано. Там, если нажать на кнопочку, нужно выбрать головной файл проекта.


Спасибо, но я работаю из среды ispLever (Латис) и в среде проэкт собран правильно, синтезируется ОК.
В среде я обычно обозначаю test bench и мне даются опции симуляции (functional, functional post-map, timing).
Т.е. среда, вызывая симулятор сама передавала ему собранный проэкт с правилчной иерархией и больше ничего не нужно было.
Так предыдущие дизайны и работали.

А тут чегой-то застрял.... cranky.gif
Go to the top of the page
 
+Quote Post
Саша Z
сообщение Nov 10 2008, 14:59
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 921
Регистрация: 6-04-07
Из: Israel
Пользователь №: 26 822



Цитата(Саша Z @ Nov 10 2008, 00:09) *
Спасибо, но я работаю из среды ispLever (Латис) и в среде проэкт собран правильно, синтезируется ОК.
В среде я обычно обозначаю test bench и мне даются опции симуляции (functional, functional post-map, timing).
Т.е. среда, вызывая симулятор сама передавала ему собранный проэкт с правилчной иерархией и больше ничего не нужно было.
Так предыдущие дизайны и работали.

А тут чегой-то застрял.... cranky.gif


Вопрос решен.
Говорил с саппортом Альдека - вместе запустили. Видимо при запуске из среды vendorа (ispLever Латиса в мосем случае) не передается почему-то "завязка" на test bench проэкта и в Альдеке нужно отдельно указывать на test bench в качестве top-module после чего - инициализация симулятора -> вызов waveform и запуск симулятора.
При Modelsimе такого не наблюдал - вызов его из среды vendorа сразу указывал всю структуру проэкта включая test-bench и не требовалось вручную его пдоключать.
Наверно зависит от скриптов/макро которые вызываются автоматически при вызове симулятора из среды vendorа...
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 26th July 2025 - 03:55
Рейтинг@Mail.ru


Страница сгенерированна за 0.0194 секунд с 7
ELECTRONIX ©2004-2016