На форуме этот вопрос уже косвенно затрагивался. В связи с появлением кое-какой конкретики хочется выделить его в отдельную тему.
IP-ядро ColdFire V1 для циклонов3 будет предоставляться
бесплатно, но под подписание NDA, в виде зашифрованного верилоговского исходника (к слову - то же самое ядро для асиков будет стоить десять килобаксов).
Начнут его предоставлять в сентябре нынешнего года (пишут, что в начале сентября завершат шифрование
).
Что особо порадовало - ядро будет SOPC Builder - Ready
Заявлена поддержка стандартными средствами создания исполняемого кода (P&E, IAR, GHS и т.д.).
Для меня пока не совсем ясен один момент - как будет реализована аппаратная внутрисхемная отладка. Объявлено, что через стандартный BDM-дебаггер. Вопрос в том, как это будет реализовано в кристалле FPGA - через аппаратный JTAG (как, например, у NiosII), или там будет что-то типа виртуального JTAG'а?
Чтобы слова не расходились с делом, нужно молчать и ничего не делать...
ColdFire V1 Core, for Cyclone III FPGA
Jun 26 2008, 09:10
