Группа: Участник
Сообщений: 27
Регистрация: 24-07-07
Из: Ташкент
Пользователь №: 29 326
Привет всем!
Занимаюсь дифф интерфейсом с частотой 250кГц и возник след. вопрос. Корректно ли применять данный интерфейс на высокоскоростных дифф I/O (например LVDS) fpga (Cyclone 2,3)? В пдфе есть ограничения - от 10МГц. Был ли у кого опыт.
дифф. I/O, слишком высокие частоты дифф. I/O
Sep 10 2008, 13:27
