Cyclone : Clocking resources Опции

[maksya]

Ситуация следующая:

Cyclone имеет 4 специализированных входа под синхросигналы - CLK[0..3]. Причем расположены они аккурат возле PLL (два в банке 1 и два в банке 3) дабы иметь возможность подкармливать эти самые PLL. Есть желание на один из CLK заводить частоту 33 МГц с разъема PCI, использовать ее в качестве source clock ФАПЧа, и, умножив ее в блоке PLL, выводить через PLL_OUTp обратно на плату. Соседний вывод CLK хочу использовать для подключения второго синхросигнала (будет фиксировать во внутренних регистрах данные, поступающие от другой микросхемы), далее завести на линию Global Clock и использовать в ПЛИС.

Насколько вероятен бесперспективняк для такого проекта с точки зрения помехоустойчивости? Нутром чую, что соседство двух линий, по которым передаются тактовые сигналы не есть хорошо. К тому же совсем рядом с выводами CLK расположены шины питания и земли аналоговой части Cyclone...