констрейнт, Xilinx, multi-cycle path Опции

[i.dmitry]

На сколько я понял, Multi-cycle path это путь от регистра к регистру, разделенный комбинационной логикой, задержка сигнала через которую - больше периода клока.
У меня как раз такая ситуация. Не укладываюсь по частоте.

Конвеер организавать врядли получится, хотя возможно.

Хочу синтезатору сказать, что собсвенно есть у меня такой путь.

цитата из едаборд.ком:

If you have a path in your design ,which cannot finished operation in one cycle, you can tell DC/PT this path is a multi cycle path.
At same time, you should guarantee that output of this path can be correctly flopped by next stage.
It's designer's responsibility.

вот возникли 2 вопроса:
1) что сделает синтезатор, увидив такой констрейнт
2) потребуется ли от меня менять логику, после указания этого контрейна. что-то смущает выделенная фраза из цитаты.

-
спасибо