Переделываю пример VGA контроллера с мастером и DCFIFO под свою задачу.
Исходный пример испытан в железе и работает.
Отработка сигналов rdempty и rdreq в DCFIFO идет по положительному фронту rdclk(vga_clk)
Код
always @(posedge vga_clk or negedge reset_n)
В инструкции пользователя от Альтеры Figure 8.
http://www.altera.com/literature/ug/ug_fifo.pdfвидно что сигнал rdreq выставляется по спаду(точнее я должен описать поведение схемы)
а сигнал rdempty мегафункция выставляет по переднему фронту.
На сколько корректно менять сигнал(rdreq) по подъему тактирования?
DCFIFO по какому фронту менять сигналы?
Mar 5 2009, 12:35
