I2S и DMA в LPC23xx/LPC24xx, обсуждение. Опции

[Vitaliy_ARM]

Тестировал два часа интерфейс I2s.
Кое-что порадовало, кое-что огорчило.

1. Может выдавать на ногу 72 МГц при PCLK = Fcclk, I2S_TXRATE = 0x00;
2. Реально не смог добиться скорости обмена в петле (соединение входа и выхода, когда Rx-Slave, Tx-Master) больше, чем Fcclk/4,
причем максимальная скорость обмена у меня заработала при настройках I2S_TXRATE = 0x01; PCLK = Fcclk/2. При остальных комбинациях вообще и это
не работает.
А очень хочется получить обмен при тактовой = Fcclk/2 (36Mbps);
Причем транслировался буфер с данными, при Fcclk/2 в буфере были забиты 0x01, вместо 0x00 0x01 0x02 и т.д. Это наводит на мысль, что не тянет внутренняя логика.

3. Скорее меннее интересно, но процессор у меня заработал на 74МГц без глюков.
Это все тестировал на примере, который идет с IAR в комплекте.

Теперь вопрос, кто-нибудь тестировал пункт 2, это действительно так?
Кто-нибудь подключал к этому интерфейсу DMA? А то примеров нет, и подключение нестандартное какое-то