Подскажите пожайлуста - кто-нибудь интересовался таким вопросом: Как влияет сигнал разрешения (CEn) на потребление ASIC'ового блока памяти. (В частности для однопортового блока)
Т.е. Например: 1. Какой процент потребляемой мощности можно сэкономить ПРИ чтении, если его включать, скажем, на каждый третий такт по сравнению с тем что он просто будет включен на все время чтения. (те можно вычитывать новый данный только каждый третий такт, а два такт использовать текущий вывод, и при этом на входе адрес не поменяется и записи не будет) 2. Или более общий вопрос: Как на потребление блока памяти влияет его деактивация при условии, что входные сигналы не меняются (адрес статичен, записи нет).
Мне приводили такую оценку: 1 к 100 как память включена и выключена этим сигналом. Т.е динамическое потребление памяти в 100 раз больше. А вот если память включена, но входы статичные - что в этом случае с потреблением. И вообще насколько адекватна такая оценка?
Заранее спасибо.
--------------------
Насколько проще была бы жизнь, если бы она была в исходниках
Какая конструкция. Конструкции очень разные. Есть такие - которым пофиг СЕ
--------------------
"... аще где в книге сей грубостию моей пропись или небрежением писано, молю Вас: не зазрите моему окаянству, не кляните, но поправьте, писал бо не ангел Божий, но человек грешен и зело исполнен неведения ..."
Какая конструкция. Конструкции очень разные. Есть такие - которым пофиг СЕ
Для примера такой 1-портовый блок памяти: Technology : 65 nm CMOS LOGIC Low Power LowK Cu 1P9M 1.2 //* Mix-vt logic, High-vt SRAM //* Memory Type : TSMC 65nm low power SP SRAM Without Redundancy //* Library Name : ts1n65lpa2112x64m8 ( user specify: sram1p2112x64)
--------------------
Насколько проще была бы жизнь, если бы она была в исходниках
Потребление блока памяти., При выключенном CEn
Oct 29 2009, 12:55
