PLL0 в LPC17xx, Использование rtc_clk для PLL0 Опции

[AlexPo]

Исходные данные:
- Макетная плата от StarterKit: SK-MLPC1766/2368 с установленным мк LPC1766
- FreeRTOS 6.0.2

Проблема:
Не удаётся использовать генератор RTC (32768 Гц) в качестве источника для PLL0. Установки: M = 6104, N = 1 (пробовал 12207 и 2) для получения Fcco = 400 МГц с последующим делением на 4 для получения Fcclk = 100 МГц. Аналогичный код инициализации PLL0 от main OSC с кварцем 12 МГц, только с M=50 и N = 3 ("штатный" код FreeRTOS) и для инициализации PLL0 от IRC (M=50 и N=1). Всё работает. Т.е. код в смысле порядка верен. Частоту от RTC генератора пускал на вывод CLKOUT - присутствует. Правда не меандр. Скважность примерно 1/4. Частота достаточно точная 32768 Гц по частотомеру. Ремарку в UM относительно нестабильности lock status'а для низкочастотных источников пытался учесть 1200000 холостыми циклами перед проверкой бита PLOCK0.
Кто-нибудь сталкивался с этой проблемой. В чём дело?