цепочка буферов для вывода CLK насквозь через ПЛИС Опции

[Boris_TS]

и просто для интереса, может в будущем пригодится, как пропустить клок через триггер?

Если я правильно понял, что Вам надо, то вот схема, предназначенная для вывода clock'а "через триггер". Основным достоинством этой схемы является то, что clock выведенный таким образом будет иметь минимальную разбежку фронтов с данными (выводимыми через Output Flip-Flop тактируемых с того же clock'огого дерева).

[Putnik]

Если я правильно понял, что Вам надо, то вот схема, предназначенная для вывода clock'а "через триггер". Основным достоинством этой схемы является то, что clock выведенный таким образом будет иметь минимальную разбежку фронтов с данными (выводимыми через Output Flip-Flop тактируемых с того же clock'огого дерева).

Спасибо, думаю это как раз тот вариант про который здесь говорили

[rloc]

Спасибо, думаю это как раз тот вариант про который здесь говорили

Putnik, на будущее, не заводите клоки через ПЛИС, какими путями внутри кристалла этот сигнал не шел, в любом случае на него будет много чего наводиться. Просто душа болит видеть такое безобразие. Самому не всегда удается добиться нужной чистоты сигнала при запитки от отдельных PECL буферов и прокладки цепей на отдельном слое ПП, экранированном c двух сторон землей, а тут такое Иногда, добиваясь нужных параметров, приходится клоки тащить по печати отдельным жестким коаксиальным кабелем!

[Kuzmi4]

... Иногда, добиваясь нужных параметров, приходится клоки тащить по печати отдельным жестким коаксиальным кабелем!

Приведите пример пожалуста, интересно..

[rloc]

Фотку своей платы или спектрограмму сигнала при плохой ЭМС?

По работе имею дело с высокоскоростными многоразрядными ЦАП/АЦП с clk до 2.5 ГГц. Часто проблемы возникают когда от одного источника тактов нужно запитать несколько ЦАП/АЦП, как ни крути, если вести по ПП, то линия тактов всегда будет пересекать какие-то другие линии (хуже если цифровые) и избежать проблем с ЭМС ой как сложно.

[Kuzmi4]

2 rloc
интересует именно конструкция - как это реализовывалось (потому думаю вариант:Фотку, ну или часть, если секретная).

[rloc]

К сожалению пока живьем платы нет, кабель будет припаиваться к специальным дорожкам толщиной ~2мм на пасте. Были некоторые сложности с выравниванием длин.