Как использовать выходные DDR регистры в quartus, На верилоге Опции

[barabek]

Есть ли какой-нибудь вариант использовать два выходных регистра CycloneIII в режиме DDR, кроме использования мегафункции? В смысле описать так чтобы квартус "заинферил" свою altddio_out. 

попробовал так:

Код

    
    always_comb REpin_enable_toggle=(state[ERASE_ST_ANS_b] ||
                         ((state[READ_DATA_b] || state[READ_PARITY_DATA_b]) && RSdec_sink_ena) ||
                         state[WRITE_ST_ANS_b]
                          );
    always_ff@(posedge WE_RE_clk or negedge reset)begin:assign_NAND_flash_RE_low_ddr_part_of_IOregs
         if(!reset)NANDpin_RE_l_reg<=1'b1;
         else
                  if(REpin_enable_toggle)NANDpin_RE_l_reg<=1'b0;
                  else NANDpin_RE_l_reg<=1'b1;
    end
    // *************************
    always_ff@(posedge WE_RE_clk or negedge reset)begin:assign_NAND_flash_RE_high_ddr_part_of_IOregs
         if(!reset)NANDpin_RE_h_reg<=1'b1;
         else NANDpin_RE_h_reg<=1'b1;
    end
    // *************************
    always_comb NANDpin_RE_n=WE_RE_clk?NANDpin_RE_h_reg:NANDpin_RE_l_reg;

объявлял все регистры так : logic NANDpin_WE_l_reg/* synthesis useioff = 1 */ .

Провобал задавать в assignment editor на эти регистры fast output register. Ничего не помогает. Можно конечно не париться, использовать megawithard , создать altddio_out.