Возможно ли вытянуть назначения выводов для Constraints file, из готового проекта/схемы/топологии Опции

[dysan]

Что-нибудь типа из ИОДа(или еще откуда) сделать экспорт файла ограничений/назначений выводов для Xilinx(а если есть и для Альтеры?) чипа по готовой схеме/топологии. Но не запихивать это руками или писать дополнительно скрипт/программу а использовать готовый интерфейс. Я знаю, что вроде как в ИОДе есть экспорт файла ограничений .ucf для Xilinx, но, насколько я понял, этот файл надо туда ручками набивать(когда переключаешьcя в layout там нет экспорта ucf). А хотелось бы - импортировал топологию/схему в ИОД(или еще как) и после сделал экспорт в ucf заведенных сигналов для чипа.